MEMORY REDUNDANCE SYSTEM

Publication number: JP53000032
Publication date: 1978-01-05

Inventor:

TAKEZONO TAKASHI

Applicant:

FUJITSU LTD

Classification:

- international:

G06F12/16; G06F11/00; G06F11/16; G11C29/00; G11C29/04; G06F12/16; G06F11/00; G06F11/16; G11C29/00; G11C29/04; (IPC1-7): G06F11/00;

G11C9/00; G11C29/00

- european:

Application number: JP19760074876 19760623 Priority number(s): JP19760074876 19760623

Report a data error here

Abstract of JP53000032

PURPOSE:To secure a selection by switching a defective module to an optional good-quality module without specifying the position for the auxiliary module.

Data supplied from the esp@cenet database - Worldwide

19日本国特許庁

①特許出願公開

公開特許公報

昭53-32

MInt. Cl².G 11 C 29/00G 06 F 11/00

G 11 C 9/00

識別記号

砂日本分類97(7) C 0197(7) C 02

97(7) G 12

庁内整理番号 7056—56 6453—56 6676—56

砂公開 昭和53年(1978)1月5日

発明の数 1 審査請求 未請求

(全 7 頁)

砂記憶装置冗長方式

願 昭51-74876

②出 願 昭51(1976)6月23日

20特

⑩発 明 者 竹園隆

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 玉蟲久五郎 外3名

明細. 自

1. 発明の名称

記憶装置冗長方式

2.特許請求の範囲

3. 発明の詳細な説明

本発明は、記憶装置冗長方式、特にメモリ・モ

ジュールに一部不良ビットが含まれていても、良品モジュールのみをアクセスするよりにした冗長方式に関するものである。

最近の半導体技術では、案子の高密度化を図るためにウェハ・メモリの実現が検討されている。 このウェハ・メモリを実現する場合、重要を出ている。 は製造時の歩留りである。歩留りを向上させるの がで見服しなければならないが、あらかじの困難 を見服しなければならないが、あらかじの困難 性を持たせた設計を行うことは、きわめ て重要である。

冗長性を持たせる手段としては、 ECC に代表されるソフト・ウェア的手法と、予備モジュールを用意しておき、不良メモリ・モジュールをこれに切換えて使用するような方法に代表されるハード・ウェア的手法とがある。

このりち、後者の方式においては、例えば、特開昭 47-7060号公報, 特開昭 48-16536号公報等

特別 ※53--32(2)

に示されるように、予備モジュールの領域あるいはモジュール内の予備チップの領域があらかじめ 定められており、不良モジュールあるいは不良チップがアクセスされたことを織別すると、特定の 予備モジュール、予備チップに切換えている。

本発明は、従来の冗長方式のように予備モジュールの領域を限定することなく、モジュール全体として必要数に少くとも1個の冗長性を持た性、不良モジュール以外の任意のモジュールを予備として用いることにより、不良モジュールをアクセスさせないようにすることを目的とするものです。良品モジュールのみを接続するために、ガロア体の要素をアドレス・コードとして割付けることを特徴としている。

先す、第1図(e)に示すよりに、通常の3ピットの情報で選択される8個のモジュール群を考えてみる。

いま、外部より与えられるアドレス情報が (000) ~(011) までの 7 通りであり、 (111) のアドレス は与えられないものと仮定する。すなわち、実験 に必要なモジュールの数は7個で、他の1個は予備である。第1図(4)で明らかなように、あるモジュールに着目すると、その前後のモジュールに割付けられたアドレス・コードは、常に着目したモジュールに割付けられたアドレス・コードとしたもの、かよび1を加えたものに等しい。したがって、当然、各モジュールにアトの組合せは、3ビットのカウンタによって順次発生される周期8の数列の各要素に等しくなっている。

さて、第1図(ののモジュール群において、アド レス・コード (010) のモジュールが不良であった とする。

そこで、外部より与えられるアドレス情報 ADRSを第1 図(のに示すように加算器 ADDに入力し、(110)を加算して、この結果を内部アドレス情報として使用することを考えてみる。このようにすると、外部から与えられないことにしたアドレス (111)は、内部では (010) に相当するようになり、このことは結果的に不良モジュールがアクセスされな

くなったことを意味する。

他の7個のモジュールに対する外部アドレス情報 ADRS も、それぞれ第1図(c) に示すようにアドレス変換されて内部アドレス adre となる。したがって、このモジュール群は、見掛上第1図(s) に示すように、不良モジュールの次のモジュールから順にアドレス・コードが割付けられたことにな

さて、前述の例は、説明のために通常の3 ビットのバイナリ情報を使用し、(111)がアクセスされないという条件をつけたが、実際はこのような条件が成立する場合は殆んどなく、この例は実用的ではない。

そとで、次にパイナリ情報を使用せず、別の数 外群の要素をアドレス・コードとして各モジュー ルに割付けることを考える。

すなわち、 2ⁿ+1 個のモジュール群から 2ⁿ個のモジュールのみを選択できるようなアドレス・コードの割付け方法を考えてみる。

さて、代数学の数示するところによれば、ガロ・

ア体 $GP(2^n)$ は、 1,0 をその要素とするガロア体 GP(2) の上の n 次の既約多項式を法とする多項式環の剰余類からなっている。したがって、いま既約多項式 $P(\alpha)$ の根を α とすると、 $GP(2^n)$ の諸要素は、 1, α , α^2 , ... α^{n-1} の線形結合で下記のように扱わすことができる。

a + a 1 a + a 2 a + a = 1 a = 1

また、別の表わし方として、係数 α₀, α₁, α₂ ... α_{n-1}だけをとったペクトルでも殺わせる。

 $(a_0, a_1, a_2 \dots a_{n-1})$

さらに、また GP(2*) から零の要素を除いた残りの要素は巡回群をなし、一般に GP(2*) の各要素は a の 編 乗で表わせる。

いま、一例として GP(2)上の 3 次の既約多項式 P(s)= s³+s+1 を法とする多項式環であるガロア 体 GP(2³)を考えてみると、 GP(2³)のそれぞれの要 案は第 2 図のように表わすことができる。

すなわち、 $P(s)=s^3+s+1$ により、 $s^3+s+1=0$ の根は $1,a,a^3$ の般形結合で表わされるから、正負の符号を考慮せずに、 $1+a+a^3=0$ の a^3 の項を右

特別 県53---32 (3)

辺に移頂すれば、 $1+\alpha=\alpha^3$ となって、 $1+\alpha$ は α^3 で 冪乗 表示される。同じょうにして、 $1+\alpha=\alpha^3$ の 両辺に α を 乗算 すれば、 $\alpha+\alpha^2=\alpha^3\cdot\alpha$ と たるから、 $\alpha+\alpha^2$ は α^4 で表わされ、 $1+\alpha=\alpha^3$ の 両辺に α^3 を 加えれば、 $1+\alpha+\alpha^2=\alpha^3+\alpha^2=\alpha^2$ ($\alpha+1$)= α^5 であるから、 $1+\alpha+\alpha^2$ は α^5 で 表わされる。

つまり、この GP(2³) 上の各要素は周期 2³-1 の巡回数列であり、ある要素に着目した場合、その前後の要素はその着目した要素をαで除したもの、およびαを乗じたものに等しい。

したがって、 GP (2ⁿ)の中で、その要素の位数が 2ⁿ+1 となるものを見出して、そのガロア体の法 多項式を使用し、かつモジュールの各アドレス・コードとしてこのガロア体の要素を割付け、 資算処理としては、第1凶(a)の加算回路のかわりに a 乗算回路を使用すれば、最初の例(第1図(a)(b)(c)) の非実用性は改善される。

以下、実施例について説明する。

いき、その要素の位数が 2³+1 であるガロア体を探すと、 GF(2⁵)の中にあり、この法多項式は

P(z)=1+z³+z⁵である。また、とのガロア体の各要素は第3図に示すとおりである。 第4図は本発明の一実施例を示す記憶装置の構

第4図は本発明の一実施例を示す記憶装置の構成図である。第4図において、各モジュールは 4EDF×18it で構成され、このモジュールが 9×22 のマトリクスに配置されて、全体として 32EDF 22 8it の SEC-DEDメモリ・システムを構成している。 なお、図中、 4EDF 選択用 Tトレス 12 ビットおよび ECC 関連回路は、本発明に直接関係がないため 省略してある。

各モジュール選択用コードとして、上記 CP(2*) の各要案が割付けられ、例えば、(100000)の割付けられたモジュールは、アドレス信号の6ピットが(100000)となったときにイネーブルされる。

外部より入力される 8 個のモジュールを選択するためのアドレス信号 ADRS 3 ピットは、先ず、 説出専用メモリ(以下 ROM)に入力され、 6 ピットの GP (2^e)の要素 (aⁿ) に変換される。 この ROM の内容を第 5 図に示す。また同時に、このアドレス信号 ADRS は、各列ごとに設けられた不良モジュ

ール・アドレス・レジスタ REC に入力される。そして、もし ECC 回路でエラーの検出が行われ、このモジュールに関するエラー履歴より CPU によってモジュール切換の必要があると判断されると、SET 信号とシンドローム(ボジション情報 POS)が第4図のデコーダ回路 DEC に入力される。これにより、指定されたヒット位値(列)の不良モジュール・アドレス・レジスタ REG に SET 信号が入力され、このときのアドレスがラッチされる。このとき、同時に SET 信号もラッチされて、こので切換えが行われたことも記憶する。

3 ピットのバイナリ情報から 6 ピットの GP(2°)の要素に変換されたアドレス情報は、各モジュール列ごとに設けられたα 乗算回路 (×α²) に入力される。 4 の値は、アドレス・レジスタ REG にラッチされた情報によって制御される。 との真理値表を第 6 図に示す。

第7 図は、第4 図におけるα乗箕回路の詳細接 税図である。なお、第6 図における「選択入力」 は、第7 図中のマルチブレクサ MPX のいずれの入 力端子の情報が出力されるかを示している。

 α 乗算回路 (xa^1) は、次の方法で設計される。 いま、 $GP(2^8)$ 中の任意のエレメントを $(a_0a_1a_2a_3a_4a_5)$ とし、これを多項式の形で扱わすと、次式が成立する。

$$a \times (a_0 + a_1 x + a_2 x^2 + a_3 x^3 + a_4 x^4 + a_5 x^5)$$

$$= b_0 + b_1 x + b_2 x^2 + b_3 x^3 + b_4 x^4 + b_5 x^5$$

$$mod, x^4 + x^3 + 1$$

これを解いて、 eo ……es と bo ……時 の関係を求り で が めると以下のようになる。

$$b_0 = a_5$$
 , $b_1 = a_0$, $b_2 = a_1$, $b_3 = a_2 + a_3$, $b_4 = a_2$, $b_5 = a_4$

同じよりにして、α²,α³…… を算出すると、第8 図に示すよりになる。第4図は、第8図に基づいて論理を構成したものである。

第4図において、例えば最初の列の3番目のモジュール(001000)が不良であった場合、 GP(2⁶)の要素(001000)に対応する外部アドレス情報 ADRS は第5図に示すように (010) であるので、この列のアドレス・レジスタ REC には、第6図の

よりに(1010)がセットされる。この結果、 α 乗算回路 (×ak) のもの値は 3 になる。そして、この列に対して分配されるアドレス信号は第 9 図に示すよりになる。 第 9 図 より明らかなように、 不良モジュールの前のモジュールまでで 2 * 個が選択される。したがって、 不良モジュール (00100) は外部よりアクセスされなくなり、 かつ良品モジュール 8 個がアクセス可能となって、 切換動作が行われたことになる。

実施例では、必要個数に1個だけ冗長性を持たせた場合を説明したが、任意の個数だけ予備モジュールを用意することにより、予備モジュールと同一個数のパースト不良モジュールを許容することができる。例えば、チップ上に2*+・個のモジュールを用意し、各々にガロア体 GP(2)の2*+・個の要素をアドレス・コードとして割付けておき、連続した・個までの不良モジュールが検出されたときには、アドレスとガロア体の要素との対応づ

特別 照53-32 (4) けを変化させて、不良モジュールの次のモジュールから順に変換後のアドレス・コードを割付けることにより、良品モジュール 2ⁿ 個のみをアクセスさせることが可能となる。


このように、本発明によれば、予備モジュールの位置を特定することなく、不良モジュールを任意の良品モジュールに切換えて選択させることができ、しかも、ガロア体の要素をアドレス・コードとして割付けることにより、外部より与えられるアドレス情報に何ら制限を設けなな構成により、製造時の歩留りを向上させることができる。4.図面の簡単な説明

第1図は本発明の原理説明図、第2図はガロア体 GP(2) 上の3次の既約多項式 $P(z)=z^2+z+1$ を法とする $GP(2^2)$ の要素の表示方法説明図、第3図は6次の既約多項式 $P(z)=z^6+z^3+1$ を法とする $GP(2^6)$ の要素の説明図、第4図は本発明の一実施例を示す記憶装置のブロック構成図、第5図は第4図における読取専用メモリ (ROM) の記憶内容説明

図、第6図は α 乗算回路の情報説明図、第7図は 第4図における α 乗算回路 (×α k) の詳細接続図、 第8図は第4図の α 乗算回路を設計するためのエ レメントの関係図、第9図は第4図における変換 アドレスの一例を示す説明図である。

ADRS: 外部よりのモジュール選択アドレス、ADD: 加算器、ROM: 読取専用メモリ、 SET: セット情報、 DBC: デコーダ回路、 POS: ポジション情報、 REG: 不良モジュール・アドレス・レジスタ・、×ak: a 乗算回路、 I/O BUP: 入出力バッファ、 SELSIG: モジュール選択信号、 EOR: エックス・クルーンプ・オア回路、 SW: 切換情報、MPX: マルチブレクサ、

特許出願人 富 士 通 株 式 会 社 代理人弁理士 玉 蟲 久 五 郎(外3名)




才 2 🛭

線形結合	ベクトル	α の 幕 乗
0	(000)	
1 . α α^2 1 + α $\alpha + \alpha^2$ 1 + $\alpha + \alpha^2$ 1 + α^2	(100) (010) (001) (110) (011) (111) (101)	$\alpha^{0} = \alpha^{7} - \alpha^{14}$ $\alpha^{1} = \alpha^{6} = \alpha^{15}$ $\alpha^{2} - \alpha^{3}$ $\alpha^{4} = \alpha^{11}$ $\alpha^{6} = \alpha^{12}$ $\alpha^{6} = \alpha^{13}$

か 5 🛭

ROMPFUZ	ROM 埔 柳
000	100000 = α°
. 100	0 1 0 0 0 0 = α'
010	001000 = α²
1 1 0	000100 - α*
0 Ò 1	0 0 0 0 1 0 = a4
1 0 1	0 0 0 0 0 1 = a ⁵
0 1 1	100100 - αδ
1 1 1	$0 \ 1 \ 0 \ 0 \ 1 \ 0 = \alpha^7$
A0 A1 A2	do de de da da da




才 6 图

	アドレス・レジスタ REG			a ^k	遊択入力	
SET	Αo	A,	Az	<u> </u>	22 (17.77	
0	0	0	o	α°	1 1	
1	0	0	0	α¹	2	
1	1	0	0	α2	3	
1	0	1	0	α ³	4	
1	i	1	0	α4	5	
1	0	0	1	α ⁵	6	
1	1	0	1	a s	7	
١	0	1	1	a ⁷	8	
1	1	1 .	1	α°	9	
i				1	l	

才 8 团

	α'	α²	α³	αª	α ⁵	αs	α ⁷	α ⁸
Ьо	as	a ₄	a,	az+as	a1+a4	a0+a3	αz	a,
Ь	a.	a ₅	1	ŀ		a,+ a4		į.
		a.						
ь	a ₂ +a ₅	ai+a4	a ₀ + a ₃	a,	a,	a,	a ₅	a.
b4	a,	az+as	01+ 04	a.+ a.	aį	a,	a,	a _s
b 5	a₄	a,	a ₂ + a ₅	a,+ a.	a ₀ +a ₃	a ₂	a,	a,



特朗 昭53-- 32 (7)

才 9 图

外部アドレス情報	麦換前内部 アド	レス	変換後アドレス情報	ā (×α²)
000	1 0 0 0 0 0	(α°)	000100	αι
100	010000	(α¹)	000010	α 4
010	001000	(α^2)	000001	α_{2}
110	000100	(α^2)	100100	a.
001	000010	(a 4)	010010	α^7
101	000001	(a 5)	001001	or ^e
011	100100	(α_{ϵ})	100000	$\alpha^{a} = \alpha^{a}$
111	010010	(α ⁷)	010000	$\alpha^{10} = \alpha^1$